[0025] 下面将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。也就是说，本文中的结构及方法是以示例性的方式示出，来说明本公开中的结构和方法的不同实施例。然而，本领域技术人员将会理解，它们仅仅说明可以用来实施的本公开的示例性方式，而不是穷尽的方式。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0026] 在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
[0027] 对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
[0028] 一种半导体晶片封装的形成方法，包括以下步骤：
[0029] 1)提供一封装基板，在所述封装基板上制备多个环形凸起。
[0030] 2)提供多个半导体晶片，每个所述半导体晶片均包括上表面以及与所述上表面相对应的下表面，接着在每个所述半导体晶片的所述下表面的四周边缘均形成一环形凹槽。
[0031] 3)接着将多个所述半导体晶片安装在所述封装基板上，使得多个所述环形凸起中的每个环形凸起嵌入到相应的每个所述半导体晶片的所述环形凹槽中，所述环形凸起与所述环形凹槽一一对应。
[0032] 4)接着蚀刻每个所述半导体晶片的侧面以形成倾斜侧面，每个所述倾斜侧面的上边沿接触相应的每个所述半导体晶片的所述上表面，每个所述倾斜侧面的下边沿接触相应的每个所述环形凸起的上表面。
[0033] 5)接着在每个所述半导体晶片的上表面和倾斜侧面上形成多个随机排列的凹坑。
[0034] 6)接着在每个所述半导体晶片上沉积电介质材料以形成第一电介质层，所述第一电介质层覆盖每个所述半导体晶片的上表面和倾斜侧面，且所述第一电介质层填满所述凹坑。
[0035] 7)接着在所述第一电介质层上依次沉积第一电磁屏蔽层、第二电介质层、第二电磁屏蔽层、第三电介质层以及第三电磁屏蔽层。
[0036] 8)接着在所述封装基板上喷涂树脂材料以形成第一树脂封装层，所述第一树脂封装层覆盖所述封装基板的上表面、所述环形凸起的外侧面以及所述第三电磁屏蔽层。
[0037] 9)接着在所述第一树脂封装层上形成塑封层。
[0038] 10)接着在所述塑封层中形成开孔，在形成所述开孔的过程中去除了每个所述环形凸起的一部分，且所述开孔的侧壁不暴露所述半导体晶片，接着在所述开孔中沉积导电材料以形成导电凸块。
[0039] 进一步的，在所述步骤1)中，所述环形凸起的材料为氧化硅、氮化硅、氮氧化硅、氧化铝、聚酰亚胺、旋涂玻璃、绿油、光刻胶中的一种，所述环形凸起通过等离子体增强化学气相沉积、热氧化、磁控溅射、原子层沉积或旋涂的方式形成。
[0040] 进一步的，在所述步骤2)中，在所述半导体晶片的所述下表面上设置掩膜，进而通过湿法刻蚀或干法刻蚀形成所述环形凹槽。
[0041] 进一步的，在所述步骤4)中，通过机械研磨、湿法刻蚀或干法刻蚀形成所述倾斜侧面，所述所述半导体晶片的所述倾斜侧面与所述半导体晶片的下表面之间的夹角为30‑60度。
[0042] 进一步的，在所述步骤6)和7)中，所述第一电介质层的厚度为100‑300纳米，所述第二电介质层的厚度为50‑150纳米，所述第三电介质层的厚度为30‑60纳米。
[0043] 进一步的，在所述步骤8)中，所述第一树脂封装层的材料为环氧树脂或丙烯酸树脂，在所述步骤9)中，所述塑封层的材料为环氧树脂或丙烯酸树脂。
[0044] 本发明提出一种半导体晶片封装，其采用上述方法形成的。
[0045] 请参阅图1～图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0046] 下面结合图1至图7描述根据本公开的示例性实施例的半导体晶片封装的制备方法。
[0047] 如图1所示，在步骤1)中，提供一封装基板1，在所述封装基板1上制备多个环形凸起11。
[0048] 其中，在所述步骤1)中，所述环形凸起的材料为氧化硅、氮化硅、氮氧化硅、氧化铝、聚酰亚胺、旋涂玻璃、绿油、光刻胶中的一种，所述环形凸起通过等离子体增强化学气相沉积、热氧化、磁控溅射、原子层沉积或旋涂的方式形成。具体的，可以通过在所述封装基板1上旋涂光刻胶，进而通过曝光显影工艺以形成所述环形凸起11，还可以利用掩膜并通过PECVD法沉积氧化硅或氮化硅以形成所述环形凸起11。
[0049] 如图2所示，在步骤2)中，提供多个半导体晶片2，每个所述半导体晶片2包括上表面以及与所述上表面相对应得下表面，接着在每个所述半导体晶片2的所述下表面的四周边缘形成一环形凹槽21。
[0050] 其中，在所述步骤2)中，在所述半导体晶片2的所述下表面上设置掩膜，进而通过湿法刻蚀或干法刻蚀形成所述环形凹槽21。在具体的实施中，在所述半导体晶片2的下表面上形成光刻胶掩膜，进而通过湿法刻蚀或干法刻蚀形成所述环形凹槽21。
[0051] 如图3所示，在步骤3)中，接着将多个所述半导体晶片2安装在所述封装基板1上，使得多个所述环形凸起11中的每个环形凸起11嵌入到相应的每个所述半导体晶片2的所述环形凹槽21中，所述环形凸起11与所述环形凹槽21一一对应。
[0052] 在具体的实施例中，所述封装基板1为玻璃基板、陶瓷基板、树脂基板、硅基板、不锈钢基板、蓝宝石基板、线路基板中的一种，进而在所述环形凸起上设置粘结材料，进而使得环形凸起11与所述环形凹槽12粘结在一起。
[0053] 如图4所示，在步骤4)中，接着蚀刻每个所述半导体晶片2的侧面以形成倾斜侧面，每个所述倾斜侧面的上边沿接触相应的每个所述半导体晶片2的所述上表面，每个所述倾斜侧面的下边沿接触相应的每个所述环形凸起11的上表面。在步骤5)中，在每个所述半导体晶片的上表面和倾斜侧面上形成多个随机排列的凹坑(未图示)。
[0054] 其中，在所述步骤4)中，通过机械研磨、湿法刻蚀或干法刻蚀形成所述倾斜侧面，所述半导体晶片2的所述倾斜侧面与所述半导体晶片2的下表面之间的夹角为30‑60度。更为优选的，所述半导体晶片的所述倾斜侧面与所述半导体晶片的下表面之间的夹角为45度。
[0055] 如图5所示，在步骤6)中，接着在每个所述半导体晶片上沉积电介质材料以形成第一电介质层，所述电介质层覆盖每个所述半导体晶片的上表面和倾斜侧面，且所述第一电介质层填满所述凹坑。在步骤7)中，接着在所述第一电介质层上依次沉积第一电磁屏蔽层、第二电介质层、第二电磁屏蔽层、第三电介质层以及第三电磁屏蔽层。
[0056] 所述第一电介质层、第一电磁屏蔽层、第二电介质层、第二电磁屏蔽层、第三电介质层以及第三电磁屏蔽层组成复合层叠结构3。
[0057] 其中，在所述步骤6)和7)中，所述第一电介质层的厚度为100‑300纳米，所述第二电介质层的厚度为50‑150纳米，所述第三电介质层的厚度为30‑60纳米。
[0058] 在具体的实施例中，所述第一电介质层、第二电介质层、第三电介质层的材质可以为氧化硅、氮化硅、氮氧化硅、氧化铝、氧化锆中的一种或多种，所述第一电介质层、第二电介质层、第三电介质层可以通过PECVD、ALD或热氧化法制备形成，所述第一电磁屏蔽层、第二电磁屏蔽层以及第三电磁屏蔽层的材料为金、银、铜、铝、钯、镍、铁、钴中的一种或多种，所述第一电磁屏蔽层、第二电磁屏蔽层以及第三电磁屏蔽层的制备方法为热蒸镀、磁控溅射、电子束蒸发、物理气相沉积、电镀或化学镀。更优选的，所述第一电介质层的厚度为200纳米，所述第二电介质层的厚度为100纳米，所述第三电介质层的厚度为50纳米。
[0059] 如图6所示，在步骤8)中，接着在所述封装基板上喷涂树脂材料以形成第一树脂封装层4，所述第一树脂封装层4覆盖所述封装基板1的上表面、所述环形凸起11的外侧面以及所述第三电磁屏蔽层。9)接着在所述第一树脂封装层4上形成塑封层5。其中，在所述步骤8)中，所述第一树脂封装层的材料为环氧树脂或丙烯酸树脂，在所述步骤9)中，所述塑封层的材料为环氧树脂或丙烯酸树脂。
[0060] 如图7所示，在步骤10)中，接着在所述塑封层5中形成开孔51，在形成所述开孔的过程中去除了每个所述环形凸起11的一部分，且所述开孔的侧壁不暴露所述半导体晶片2，接着在所述开孔51中沉积导电材料以形成导电凸块6，进而还可以切割以形成单个的封装结构。
[0061] 通过激光烧蚀工艺形成所述开孔51。通过沉积ITO、银、铜、铝、镍、钯、钛中的一种或多种，以形成所述导电凸块6。且使得导电凸块6与所述半导体晶片2的所述倾斜侧面的下边沿之间的间距小于10微米，更优选的，可以为1微米。
[0062] 本发明提出一种半导体晶片封装，其采用上述方法形成的。
[0063] 本发明的半导体晶片封装的形成过程中，通过在封装基板上制备多个环形凸起，并在半导体晶片的下表面的四周边缘形成一环形凹槽，使得每个环形凸起嵌入到所述半导体晶片的所述环形凹槽中，可以确保半导体晶片的精确安装。在后续的工序中，通过形成倾斜侧面，以便于第一电介质层的沉积，且三层电磁屏蔽层的设置有效提高了半导体晶片封装的抗电磁干扰性能。且通过将倾斜侧面的下边沿接触所述环形凸起的上表面，进而在形成所述开孔的过程中去除了每个所述环形凸起的一部分，一方面使得开孔的侧壁不暴露所述半导体晶片，另一方面又减少了整个半导体晶片封装的体积，实现了小型化的要求。以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
