[0024] 为了便于理解本发明，下面结合附图和具体实施例，对本发明进行更详细的说明。本说明书及其附图中给出了本发明的较佳的实施例，但是，本发明可以以许多不同的形式来实现，并不限于本说明书所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
[0025] 需要说明的是，当某一元件固定于另一个元件，包括将该元件直接固定于该另一个元件，或者将该元件通过至少一个居中的其它元件固定于该另一个元件。当一个元件连接另一个元件，包括将该元件直接连接到该另一个元件，或者将该元件通过至少一个居中的其它元件连接到该另一个元件。
[0026] 为了解决芯片的面积与版图改版问题，本发明的一个实施例是，一种集成电路中的组合电容，其包括设置在集成电路中的MOS器件；所述MOS器件上垒加电容材料，与所述MOS器件共同形成一组合电容。所述组合电容应用在集成电路中。又如，采用电路开关选通MOS器件或所述组合电容，这样，在MOS器件工作时将其当作MOS器件使用，MOS器件不工作时，可以当组合电容使用。例如，所述MOS器件上垒加至少一层电容材料，这样，设置方便，应用灵活；又如，所述电容材料为至少一层极板，包括正极板和/或负极板；又如，所述电容材料为一层极板，包括正极板或负极板。例如，所述电容材料为聚酯（POLY）极板或者金属极板等。这样，就能够通过在MOS器件上叠加一层极板形成组合电容来达到减小芯片面积，解决了集成电路电容版图设计及改版的问题，还在一定程度上提高了集成度，提供了新的电路形式。又如，在集成电路中的每一MOS器件上均叠加一层电容材料，例如，可以在版图设计时将所有的MOS器件上均叠加一层电容材料，形成MOS组合电容，然后通过电路开关来达到MOS器件工作时当MOS器件使用，MOS器件不工作时，可以当组合电容使用。优选的，所述MOS器件上叠加一绝缘层，然后再叠加一层或多层所述电容材料。又如，每层所述电容材料之间设置一绝缘层。又如，每层所述电容材料包括一个或者多个电容分区，各电容分区之间绝缘设置。这样，可以灵活实现多电容的组合效果，形成所述组合电容，应用方便。
[0027] 考虑到MOS器件可以当电容使用，例如，为了减小芯片的面积与集成电路电容的改版，本发明提供一种组合电容，可以选择性通过在MOS电容上叠加一层材料以形成MOS组合电容。优选的，所述MOS器件上垒加至少一小型电容，与所述MOS器件共同形成一组合电容。例如，所述小型电容连接所述MOS器件的源极、栅极或漏极。这样，可以方便地设置连接电路，应用简单。优选的，所述小型电容的上极板连接所述MOS器件的栅极，所述小型电容的下极板连接所述MOS器件的源极和/或漏极。优选的，所述MOS器件上部设置若干绝缘柱，所述电容材料或者小型电容固定于各所述绝缘柱上。优选的，各所述绝缘柱的高度小于其直径。
优选的，各所述绝缘柱规则排列为行列矩阵，例如，所述绝缘柱规则排列为2行2列或者2行3列的行列矩阵。优选的，每一所述绝缘柱，其顶部设置一凸条，以增强固定效果。或者，所述电容材料或者所述小型电容粘附固定于所述MOS器件上。
[0028] 又如，每一MOS器件上，叠加设置一层电容材料，该层电容材料分成相互绝缘的两区域，包括第一区域与第二区域。优选的，所述第一区域至少半包围所述第二区域。例如，所述第一区域半包围所述第二区域；例如，所述第一区域为7字形，所述第二区域为矩形；又如，所述第一区域全包围所述第二区域；例如，所述第一区域为环形，所述第二区域为圆形；或者，所述第一区域为具有矩形边缘的环形，所述第二区域为矩形或方形。优选的，第一区域与第二区域面积相同。这样，可以灵活实现多电容的组合效果，形成所述组合电容，应用方便。
[0029] 优选的，所述组合电容还设置一输出电路，其仅连接所述MOS器件。又如，设置一控制开关，控制所述输出电路导通以及组合电容电路关断，或者控制所述输出电路关断以及组合电容电路导通，这样，可以很方便的实现两种应用效果，包括应用MOS器件、或者应用组合电容。优选的，所述控制开关还连接一控制电路，用于接收所述控制电路的控制信号，控制所述输出电路导通或组合电容电路导通。
[0030] 又如，一种组合电容，包括其中的所述MOS器件，共有三个极板5个端口，通过端口的连接方式来调节容值的增大或减小，如图3和图4所示，该组合电容设置４种接法，说明如下。
[0031] 例如，端口1，端口2，端口5连接到一起作为电容的一个极板，端口3为一个极板，端口4根据MOS的类型及电路特性来选择连接VDD或GND。此种连接相当于将MOS电容与PIP电容并联。
[0032] 又如，端口1，端口2，连接到一起作为电容的一个极板，端口5为一个极板，端口3浮空，端口4根据MOS的类型及电路特性来选择连接VDD或GND。此种连接相当于将MOS电容与PIP电容串联。
[0033] 又如，端口３为电容一极板，端口５为一极板，形成PIX电容，其中，X包括所有可以作为电容极板材质的材料，其它端口可根据电路及电学特来连接。
[0034] 又如，端口1与端口2连接在一起为电容一极板，端口3为电容一极板，端口5浮空，端口4根据MOS的类型及电路特性来选择连接VDD或GND。其中，浮空即为空置。
[0035] 本发明的又一实施例是，一种集成电路，其包括上述任一实施例所述组合电容。这样，在集成电路版图设计中，在同样的面积中可以得到更高的容值，以此来达到缩减面积，降低芯片成本；也方便改版设计，具有极高的应用灵活性。
[0036] 本发明的又一实施例如下：一种集成电路中的组合电容的实现方法，其包括以下步骤：根据集成电路的版图，在MOS器件上垒加电容材料，与所述MOS器件共同形成一组合电容。例如，所述组合电容为上述任一实施例所述组合电容。优选的，集成电路中，至少一所述MOS器件上垒加电容材料，与所述MOS器件共同形成一组合电容。又如，集成电路中，每一所述MOS器件上垒加电容材料，与该MOS器件共同形成一组合电容。
[0037] 优选的，为所述组合电容设置至少一连接方式。优选的，所述MOS器件上垒加至少一小型电容，与所述MOS器件共同形成一组合电容。优选的，所述实现方法还设置一连接方式为仅连接所述MOS器件。
[0038] 优选的，选择连接所述组合电容或者仅连接所述MOS器件。又如，采用电路开关选通MOS器件与所述组合电容，这样，在MOS器件工作时将其当作MOS器件使用，MOS器件不工作时，可以当组合电容使用。
[0039] 进一步地，本发明的实施例还包括，上述各实施例的各技术特征，相互组合形成的集成电路及其组合电容与实现方法。
[0040] 需要说明的是，上述各技术特征继续相互组合，形成未在上面列举的各种实施例，均视为本发明说明书记载的范围；并且，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。
