首页 > 专利 > 上海新储集成电路有限公司 > 一种嵌入式多微控制器核开关链结构及其工作方法专利详情

一种嵌入式多微控制器核开关链结构及其工作方法   0    0

有效专利 查看PDF
专利申请流程有哪些步骤?
专利申请流程图
申请
申请号:指国家知识产权局受理一件专利申请时给予该专利申请的一个标示号码。唯一性原则。
申请日:提出专利申请之日。
2012-10-24
申请公布
申请公布指发明专利申请经初步审查合格后,自申请日(或优先权日)起18个月期满时的公布或根据申请人的请求提前进行的公布。
申请公布号:专利申请过程中,在尚未取得专利授权之前,国家专利局《专利公报》公开专利时的编号。
申请公布日:申请公开的日期,即在专利公报上予以公开的日期。
2013-02-27
授权
授权指对发明专利申请经实质审查没有发现驳回理由,授予发明专利权;或对实用新型或外观设计专利申请经初步审查没有发现驳回理由,授予实用新型专利权或外观设计专利权。
2015-04-01
预估到期
发明专利权的期限为二十年,实用新型专利权期限为十年,外观设计专利权期限为十五年,均自申请日起计算。专利届满后法律终止保护。
2032-10-24
基本信息
有效性 有效专利 专利类型 发明专利
申请号 CN201210410754.5 申请日 2012-10-24
公开/公告号 CN102880511B 公开/公告日 2015-04-01
授权日 2015-04-01 预估到期日 2032-10-24
申请年 2012年 公开/公告年 2015年
缴费截止日
分类号 G06F9/46G06F9/50 主分类号 G06F9/46
是否联合申请 独立申请 文献类型号 B
独权数量 1 从权数量 2
权利要求数量 3 非专利引证数量 0
引用专利数量 2 被引证专利数量 0
非专利引证
引用专利 CN101944047A、CN101719013A 被引证专利
专利权维持 5 专利申请国编码 CN
专利事件 事务标签 公开、实质审查、授权
申请人信息
申请人 第一申请人
专利权人 上海新储集成电路有限公司 当前专利权人 上海新储集成电路有限公司
发明人 景蔚亮、陈邦明 第一发明人 景蔚亮
地址 上海市金山区亭卫公路6505号2栋8号 邮编
申请人数量 1 发明人数量 2
申请人所在省 上海市 申请人所在市 上海市金山区
代理人信息
代理机构
专利代理机构是经省专利管理局审核,国家知识产权局批准设立,可以接受委托人的委托,在委托权限范围内以委托人的名义办理专利申请或其他专利事务的服务机构。
上海申新律师事务所 代理人
专利代理师是代理他人进行专利申请和办理其他专利事务,取得一定资格的人。
吴俊
摘要
本发明公开了一种嵌入式多微控制器核开关链结构,包括:至少两个微控制器核,其处理多微控制器内核系统中的数据;所述微控制器核根据静态漏电流大小排列,所述静态漏电流越小的微控制器核顺序越靠前;所述微控制器核之间串行连接。本发明还公开了一种嵌入式多微控制器核开关链结构的工作方法。本发明可以在超深亚微米工艺下提高能量效率,使电池等能源有效利用率得到提高。
  • 摘要附图
    一种嵌入式多微控制器核开关链结构及其工作方法
  • 说明书附图:图1
    一种嵌入式多微控制器核开关链结构及其工作方法
  • 说明书附图:图2
    一种嵌入式多微控制器核开关链结构及其工作方法
  • 说明书附图:图3
    一种嵌入式多微控制器核开关链结构及其工作方法
  • 说明书附图:图4
    一种嵌入式多微控制器核开关链结构及其工作方法
  • 说明书附图:图5
    一种嵌入式多微控制器核开关链结构及其工作方法
  • 说明书附图:图6
    一种嵌入式多微控制器核开关链结构及其工作方法
  • 说明书附图:图7
    一种嵌入式多微控制器核开关链结构及其工作方法
法律状态
序号 法律状态公告日 法律状态 法律状态信息
1 2015-04-01 授权
2 2013-02-27 实质审查的生效 IPC(主分类): G06F 9/46 专利申请号: 201210410754.5 申请日: 2012.10.24
3 2013-01-16 公开
权利要求
权利要求书是申请文件最核心的部分,是申请人向国家申请保护他的发明创造及划定保护范围的文件。
1.一种嵌入式多微控制器核开关链结构,其特征在于,包括:
至少两个微控制器核,其处理多微控制器内核系统中的数据;
所述微控制器核根据静态漏电流大小排列,所述静态漏电流越小的微控制器核顺序越靠前;所述微控制器核之间按排序串行逻辑连接;
所述嵌入式多微控制器核开关链结构适用于超深亚微米工艺节点。

2.如权利要求1所述的嵌入式多微控制器核开关链结构,其特征在于,所述微控制器核的静态漏电流大小通过所述微控制器核裸片测试得到。

3.一种嵌入式多微控制器核开关链结构的工作方法,其特征在于,包括优先级判断操作、微处理器核状态判断操作、唤醒微处理器核操作、关断微处理器核操作;
其中,
所述优先级判断操作包括:
步骤A1:多微控制器内核系统中每当出现中断事件、异常事件或任务时,所述多微控制器内核系统判断所述中断事件、异常事件或任务的优先级;
步骤A2:若所述优先级为最高且亟待处理,所述多微控制器内核系统执行所述唤醒微处理器核操作;否则,所述多微控制器内核系统执行所述微处理器核状态判断操作;
所述微处理器核状态判断操作包括:
步骤B1:当出现中断事件、异常事件或任务时,所述多微控制器内核系统判断所述多微控制器内核系统中的多个所述微处理器核中是否存在至少一个内核处于上电且不繁忙工作状态;
步骤B2:若存在,所述多微控制器内核系统将所述中断事件、异常事件或任务存入系统等待列表中,等待处理;若不存在,则执行唤醒微处理器核操作;
所述唤醒微处理器核操作包括:
步骤C:所述多微控制器内核系统唤醒所述微处理器核排列顺序上第一个关断的微处理器核处理所述中断事件、异常事件或任务;
当前微处理器核处理完中断事件、异常事件或任务后执行所述关断微处理器核操作;
所述关断微处理器核操作包括:
步骤D1:所述多微控制器内核系统判断所述系统等待列表是否为空;
步骤D2:若所述系统等待列表为空,所述多微控制器内核系统则关断所述当前微处理器核;若不为空,则执行步骤D3;
步骤D3:所述多微控制器内核系统判断除所述当前微处理器外其他微处理器是否有处于上电且不繁忙工作状态;
步骤D4:若结果为是,则关断所述当前微处理器核;若结果为否,则执行步骤D5;
步骤D5:所述多微控制器内核系统判断在所述当前微处理器核排列顺序之前是否存在其他微处理器核处于关断状态;
步骤D6:若存在,则所述多微控制器内核系统关断所述当前微处理器核并执行所述唤醒微处理器核操作;若不存在,则保持所述当前微处理器核上电状态,由所述当前微处理器核处理所述系统等待列表中的中断事件、异常事件或任务。
说明书

技术领域

[0001] 本发明涉及片上芯片系统领域,尤其涉及一种嵌入式多微控制器核开关链结构及其工作方法。

背景技术

[0002] 多内核是指在一枚处理器中集成两个或多个完整的计算引擎(内核)。多核技术的开发仅仅提高单核芯片的速度会产生过多热量且无法带来相应的性能改善,先前的处理器产品就是如此。在先前产品中以那种速率工作,处理器产生的热量很快会超过太阳表面。即便是没有热量问题,其性价比也令人难以接受,速度稍快的处理器价格要高很多。
[0003] 如图1所示,当一个单核提高频率工作(提高工作速度)的情况下,当执行同样任务的时候,功耗会大幅增加但是性能却没有得到很大的提高。但是如果换成双核去执行同一个任务的时候频率减少,功耗没什么变化,但是性能--百万次指令每秒(MIPS)却有极大的提高。但当制造工艺在不断的缩小至40nm,22nm,14nm,9nm,甚至更小的时候,器件漏电流会不断增加,漏电功耗会大于总能量消耗的50%以上。在此基础上,如果用到双核或者多核的时候,能量效率(动态能量/(动态能量+漏电能量))会大大降低。这也就意味着,如果多核芯片是由电池供电的话,电池能量的有效利用率就会大大减少,即电池的大多能量被芯片的漏电能量给消耗了。
[0004] 以现有技术做个比较,如表1所示,当一个单核以频率F工作完成两个相同任务的时候,花掉时间T,所耗动态能量Ed,且所耗漏电能量为Elek,其中假设在超深亚微米工艺下,动态功耗占总功耗的40%,漏电功耗占总功率的60%,功耗对时间的积分是能量,相应的动态能量占所耗总能量的40%,漏电能量占所耗总能量的60%,即能量效率为Ed/(Ed+Elek)=40%。当两个核工作完成同样两个任务的时候,设置核的工作频率为(1/n)F,2
所以双核都开启完成所需任务的时间为nT/2,又因为动态功耗正比于cvf(其中c为电容
2
负载,v为芯片工作电压,f是芯片工作频率),所以双核工作所耗动态功耗为2*cv(1/n)F,也就是所耗动态能量为Ed(能量为功耗乘以时间),与单核所耗动态能量一样,漏电能量消耗则为n*Elek,总能量消耗为Ed加上n*Elek,能量效率为Ed/(Ed+n*Elek),假设n等于2,能量效率就为25%。也就是说,在超深亚微米工艺下,当双核以原来频率的1/2去处理同样事情的时候,所耗动态能量不变,性能(MIPS)也不变,但漏电能量消耗翻倍,导致能量效率几乎减少一半。
[0005] 表1单核与双核能量效率对比表格
[0006]频率 运行时间 动态能量消耗 漏电能量消耗 总能量消耗 能量效率
单核 F T Ed Elek Et 40%
双核 1/2F T Ed 2*Elek 1.6*Et 25%
[0007] 从这组数据中可以得出,在超深亚微米制造工艺下,随着同时间段内开启更多核去处理多任务的时候,导致的结果就是功耗效率的进一步降低,换而言之,随着超深亚微米工艺越往小尺寸发展,多核同时开启工作能量效率也将进一步下降,这就意味着能源利用率越来越低。

发明内容

[0008] 本发明克服了在超深亚微米工艺下多核工作能量效率不断下降的缺陷,提出了一种嵌入式多微控制器核开关链结构及其工作方法。
[0009] 本发明提出了一种嵌入式多微控制器核开关链结构,包括:
[0010] 至少两个微控制器核,其处理多微控制器内核系统中的数据;
[0011] 所述微控制器核根据静态漏电流大小排列,所述静态漏电流越小的微控制器核顺序越靠前;所述微控制器核之间串行连接。
[0012] 其中,所述微控制器核的静态漏电流大小通过所述微控制器核裸片测试得到。
[0013] 其中,所述嵌入式多微控制器核开关链结构适用于超深亚微米工艺节点。
[0014] 本发明还提出了一种嵌入式多微控制器核开关链结构的工作方法,包括优先级判断操作、微处理器核状态判断操作、唤醒微处理器核操作、关断微处理器核操作。
[0015] 其中,所述优先级判断操作包括:
[0016] 步骤A1:多微控制器内核系统中每当出现中断事件、异常事件或任务时,所述多微控制器内核系统判断所述中断事件、异常事件或任务的优先级;
[0017] 步骤A2:若所述优先级为最高且亟待处理,所述多微控制器内核系统执行所述唤醒微处理器核操作;否则,所述多微控制器内核系统执行所述微处理器核状态判断操作。
[0018] 其中,所述微处理器核状态判断操作包括:
[0019] 步骤B1:当出现中断事件、异常事件或任务时,所述多微控制器内核系统判断所述多微控制器内核系统中的多个所述微处理器核中是否存在至少一个内核处于上电且不繁忙工作状态;
[0020] 步骤B2:若存在,所述多微控制器内核系统将所述中断事件、异常事件或任务存入系统等待列表中,等待处理;若不存在,则执行唤醒微处理器核操作。
[0021] 其中,所述唤醒微处理器核操作包括:
[0022] 步骤C:所述多微控制器内核系统唤醒所述微处理器核排列顺序上第一个关断的微处理器核处理所述中断事件、异常事件或任务。
[0023] 其中,当前微处理器核处理完中断事件、异常事件或任务后执行所述关断微处理器核操作;所述关断微处理器核操作包括:
[0024] 步骤D1:所述多微控制器内核系统判断所述系统等待列表是否为空;
[0025] 步骤D2:若所述系统等待列表为空,所述多微控制器内核系统则关断当前所述微处理器核;若不为空,则执行步骤D3;
[0026] 步骤D3:所述多微控制器内核系统判断除所述当前微处理器外其他微处理器是否有处于上电且不繁忙工作状态;
[0027] 步骤D4:若结果为是,则关断所述当前微处理器核;若结果为否,则执行步骤D5;
[0028] 步骤D5:所述多微控制器内核系统判断在所述当前微处理器核排列顺序之前是否存在其他微处理器核处于关断状态;
[0029] 步骤D6:若存在,则所述多微控制器内核系统关断所述当前微处理器核并执行所述唤醒微处理器核操作;若不存在,则保持所述当前微处理器核上电状态,由所述当前微处理器核处理所述系统等待列表中的中断事件、异常事件或任务。
[0030] 本发明提出一种新的在超深亚微米工艺下基于极高能量效率的嵌入式多微控制器核结构,可以在超深亚微米工艺下,且有多核同时开启工作的情况下,大大的提高能量效率,解决了在超深亚微米工艺下多核同时开启工作时漏电能量消耗过大的问题,从而使电池等能源有效利用率得到大大的提高。

实施方案

[0038] 结合以下具体实施例和附图,对本发明作进一步的详细说明。实施本发明的过程、条件、实验方法等,除以下专门提及的内容之外,均为本领域的普遍知识和公知常识,本发明没有特别限制内容。
[0039] 表2显示的是一个基于ARM内核典型的动态指令的使用率。在所有的指令中,数据移动的动态使用率为43%,控制流为23%,其他的一些如,算术操作,比较,逻辑操作之类的指令占到动态使用率的34%,算术逻辑单元(ALU)是计算机中执行各种算术和逻辑运算操作的部件。运算器的基本操作包括加、减、乘、除四则运算,与、或、非、异或等逻辑操作,以及移位、比较和传送等操作,亦称算术逻辑部件(ALU)。可见,在ARM内核中,ALU指令的动态使用率只占数据移动和控制流指令总和的一半。因为ALU指令的操作会涉及到大量逻辑门的工作,所以动态功耗会远远大于数据移动和控制流指令所消耗的动态功耗,对于基于ARM内核的芯片来说,只有在34%的事件里,即1/3的时间内,其动态功耗才能达到峰值,在其它2/3时间内,ARM ALU都处在静态状态,只有漏电能量的消耗。
[0040] 表2基于ARM内核典型的动态指令的使用率
[0041]
[0042] 本发明的嵌入式多微控制器核开关链结构如图2所示,包括至少两个微处理器核。多个微处理器核是按照顺序逻辑串行链接在一起的。顺序是按照链上每个核静态漏电流大小排的。漏电流大的微处理器核排在后面,反之漏电流小的微处理器核排在前面。漏电流的大小是由工艺制造过程决定的,所以每个多核芯片的链顺序都有可能不一样,这是由于制造过程中的工艺偏移造成,这种现象在超深亚微米工艺下尤为突出。每个微处理器核的漏电流大小可以在芯片裸片测试时量出,从而决定多核顺序,顺序决定了核开启和关断的次序。在多微控制器内核系统中的多微处理器核芯片上电后,第一个微处理器核先被开启,其它微处理器核处在关断状态,当第一个微处理器核的ALU不处在运行状态,表征第一个微处理器核动态功耗未达到峰值,此时系统来了另外的事件或者中断或者异常亟待处理时,操作系统(OS)会打开链上的第二个微处理器核来处理此事件;否则(不亟待处理),此事件会被放入系统的系统等待列表中,直到第一个微处理器核进入闲置状态后(处理完当前事件),操作系统会再从系统等待列表中取出该事件交由第一个微处理器核处理。本发明的开关链结构保证了CPU正常工作的同时尽量减少链上的微处理器核在上电状态的数量,最大地保证上电的微处理器核的ALU都在充分工作的状态下,这样可以减少漏电流功耗。
[0043] 如图2所示按照微处理器核静态漏电流大小,把N个微处理器核排成1st内核,2nd内核,3th内核,一直到第N个微处理器核,然后前后按逻辑顺序链接起来。
[0044] 优选地,本实施例中引入动态峰值状态,动态峰值状态是指中央处理单元(CPU),即多微控制器内核系统微处理器核部是处在算术逻辑操作过程,即是在ALU指令被频繁调用的工作状态下。优选地,本实施例中设置一个标识位(Fu,即Fully Utilized),如图3所示,用来表征当前微处理器核是否处在ALU繁忙状态,通过这个标识位Fu,操作系统(os)就可以直观的判断出当前微处理器核是否处在ALU指令繁忙的操作的阶段了。当Fu处于高电位“1”时,代表该微处理器核处于ALU指令繁忙的操作阶段;若当Fu处于低电位“0”时,代表该微处理器处于ALU空闲状态。本实施例中还设置一个标志位PWR,用于指示当前微处理器核是否上电或断电。当PWR为高电位“1”时,代表该微处理器核处于上电状态;若PWR为低电位“0”时,代表该微处理器核处于断电状态。本事实例中,链上每个微处理器核都会输出一个non_fu的信号,此信号是Fu取反之后逻辑与上PWR的结果,其中!Fu是指Fu(fully utilized)取反的值。non_fu=1时表明这个微处理器核处在上电并且ALU不繁忙工作的状态下,即动态功耗不处在峰值。non_fu=0时表明这个微处理器核处在关断或者上电且ALU繁忙工作的状态下。non_fu_comb是所有微处理器核输出的non_fu逻辑或在一起的信号,当non_fu_comb=1时,代表链上至少有一个微处理器核处在ALU不繁忙工作状态,当non_fu_comb=0时,代表链上的微处理器核要么处在电源关断状态,要么微处理器核上的ALU处在繁忙的工作状态,即动态功耗处在峰值。
[0045] 本发明的嵌入式多微控制器核开关链结构的工作方法,包括优先级判断操作、微处理器核状态判断操作、唤醒微处理器核操作、关断微处理器核操作。
[0046] 其中,如图4所示,优先级判断操作包括:
[0047] 步骤A1:多微控制器内核系统中每当出现中断事件、异常事件或任务时,多微控制器内核系统判断中断事件、异常事件或任务的优先级;
[0048] 步骤A2:若优先级为最高且亟待处理,多微控制器内核系统执行唤醒微处理器核操作;否则,多微控制器内核系统执行微处理器核状态判断操作。
[0049] 其中,如图5所示,微处理器核状态判断操作包括:
[0050] 步骤B1:当出现中断事件、异常事件或任务时,多微控制器内核系统判断多微控制器内核系统中的多个微处理器核中是否存在至少一个内核处于上电且不繁忙工作状态;
[0051] 步骤B2:若存在,多微控制器内核系统将中断事件、异常事件或任务存入系统等待列表中,等待处理;若不存在,则执行唤醒微处理器核操作。
[0052] 其中,唤醒微处理器核操作包括:
[0053] 步骤C:多微控制器内核系统唤醒微处理器核排列顺序上第一个关断的微处理器核处理中断事件、异常事件或任务。
[0054] 其中,如图6所示,当前微处理器核处理完中断事件、异常事件或任务后执行关断微处理器核操作;关断微处理器核操作包括:
[0055] 步骤D1:多微控制器内核系统判断系统等待列表是否为空;
[0056] 步骤D2:若系统等待列表为空,多微控制器内核系统则关断当前微处理器核;若不为空,则执行步骤D3;
[0057] 步骤D3:多微控制器内核系统判断除当前微处理器外其他微处理器是否有处于上电且不繁忙工作状态;
[0058] 步骤D4:若结果为是,则关断当前微处理器核;若结果为否,则执行步骤D5;
[0059] 步骤D5:多微控制器内核系统判断在当前微处理器核排列顺序之前是否存在其他微处理器核处于关断状态;
[0060] 步骤D6:若存在,则多微控制器内核系统关断当前微处理器核并执行唤醒微处理器核操作;若不存在,则保持当前微处理器核上电状态,由当前微处理器核处理系统等待列表中的中断事件、异常事件或任务。
[0061] 如图7所示为本发明嵌入式多微控制器核开关链结构工作流程图,以下为完整的工作流程。
[0062] 第一步,当多微控制器内核系统内来了一个中断、异常或者任务的时候,操作系统(OS)先判断其优先级是不是最高且亟待处理;
[0063] 第二步,如果这个中断、异常或者任务的优先级是最高且亟待处理,不论non_fu_comb信号是否等于1,操作系统(OS)部要按顺序遍历整个开关链,新打开或者唤醒链上第一个掉电的微处理器核来处理这个中断、异常或者任务(为了中断响应性能);
[0064] 第三步,如果这个中断、异常或者任务的优先级不是最高且不亟待处理,操作系统(OS)判断non_fu_comb信号是否等与1,如果等于1,表示系统中至少有一个微处理器核处在上电并且ALU不繁忙工作的状态下,此时OS就把这个中断、异常或者任务放到系统等待列表(waiting list)中;如果不等于1,表示链上所有打开着的微处理器核的ALU电路部分都被充分利用,这时操作系统(OS)就要按顺序遍历整个开关链,新打开或者唤醒链上第一个掉电的微处理器核来处理这个中断、异常或者任务;
[0065] 第四步,在打开或者唤醒的微处理器核处理完中断、异常或者任务之后,OS再去检查系统等待列表中是否还有没有处理的中断、异常或者任务,如果没有,OS可以关掉这个微处理器核,这样可以减少漏电功耗从而增加能量效率。如果系统等待列表中不是空的,即还有没有处理的中断、异常或者任务,此时做第五步;
[0066] 第五步,OS再一次判断除掉当前此微处理器核,non_fu_comb信号的情况,如果等于1,说明除此微处理器核外还有一个微处理器核至少处在上电且ALU不繁忙工作状态,这个时候OS可以关掉这个微处理器核,这样可以减少漏电功耗从而增加能量效率;如果不等于1,说明除此微处理器核之外的任何一个上电的微处理器核都是处在ALU繁忙工作的状态;
[0067] 第六步,此时OS判断在链上此微处理器核顺序之前的微处理器核是否有处在关断状态的微处理器核,如果有,则关断此微处理器核,且新打开或者唤醒链上第一个掉电的微处理器核来处理这个中断、异常或者任务;如果没有,则不下电处理这个中断、异常或者任务,做完后在回到上面的第四步,判断系统等待列表是否为空;
[0068] 本实施例为多微控制器内核系统在刚上电且ALU被频繁访问的时候,芯片外部来了一个优先级不是最高的中断事件,当第二个微处理器核在处理任务且ALU不满载的时候,又来了一个优先级不是最高的异常事件,过了一会又来了一个优先级最高的任务。
[0069] 下面是处理这一事件的整个详细步骤:
[0070] 第一步,多微控制器内核系统上电,过了一段时间,此时芯片外部来了一个中断事件。
[0071] 第二步,判断此优先级是否为最高且亟待处理。
[0072] 第三步,结果为非后,判断non_fu_comb信号是否等于1;
[0073] 第四步,non_fu_comb信号等于0,代表此时所有上电的微处理器核都处在ALU被频繁利用状态,操作系统(OS)就会打开微处理器核2,处理此事件。
[0074] 第五步,此时又来一个事件,判断其优先级是否为最高且亟待处理。
[0075] 第六步,结果为非后,判断non_fu_comb信号是否等于1
[0076] 第七步,non_fu_comb信号等于1,代表此时至少有一个微处理器核处在ALU不完全被利用状态,OS就会把这个事件放到系统等待列表中。
[0077] 第八步,此时又来一个事件,判断其优先级是否为最高且亟待处理。
[0078] 第九步,如果此事件优先级是最高且亟待处理,无论non_fu_comb信号是否等于1,都要新打开微处理器核3来处理此事件。
[0079] 第九步,当微处理器核2先于微处理器核3和微处理器核1处理完任务之后,OS判断系统等待列表中是否还有等待事件,结果发现还有一个未处理事件。
[0080] 第十步,此时OS判断non_fu_comb信号是否等于1,结果为非后(代表微处理器核1与微处理器核2的各自ALU都处在频繁被访问状态,动态功耗达到最高),于是微处理器核2不下电处理系统等待列表中的此事件;
[0081] 第十一步,当微处理器核3处理完任务之后,OS判断系统等待列表为空,于是关断微处理器核3;
[0082] 第十二步,当微处理器核2处理完任务之后,OS判断系统等待列表为空,于是关断微处理器核2;
[0083] 第十三步,当微处理器核1处理完任务之后,OS判断系统等待列表为空,此时由OS决定是否要关断微处理器核1,使芯片处于超低功耗模式,或是继续保持通电状态(待命模式)。
[0084] 本发明的保护内容不局限于以上实施例。在不背离发明构思的精神和范围下,本领域技术人员能够向到的变化和优点都被包括在本发明中,并且以所附的权利要求书为保护范围。

附图说明

[0031] 图1为现有技术中单核与双核的性能和功耗比较图。
[0032] 图2为本发明嵌入式多微控制器核开关链结构示意图。
[0033] 图3为本实施例中各标志位的电路图。
[0034] 图4为优先级判断操作的流程图。
[0035] 图5为微处理器核状态判断操作的流程图。
[0036] 图6为关断微处理器核操作的流程图。
[0037] 图7为本实施例的开关链结构完整流程示意图。
专利联系人(活跃度排行)
版权所有:盲专网 ©2023 zlpt.xyz  蜀ICP备2023003576号