[0043] 以下是本发明的具体实施例并结合附图，对本发明的技术方案作进一步的描述，但本发明并不限于这些实施例。
[0044] 图1所示为本发明中的一种多模态高效率MMIC功率放大器的结构示意图，该功率放大器包括功分器，两路数控移相器，特定电长度的相位补偿线，两路子功率放大器，高低通移相功率合成器和后匹配电路；其中每路子功率放大器包括驱动级输入匹配电路、第一RC稳定电路、驱动级栅极偏置电路、晶体管P1、驱动级漏极偏置电路、级间匹配电路、第二RC稳定电路、输出级栅极偏置电路、晶体管P2、寄生补偿漏极偏置电路；
[0045] 本发明所述功分器，采用L型匹配结构，这样可以使得结构更加紧凑，结构顺序包括并联开路微带线L1、串联微带线L2和串联电容C1；并联开路微带线L1一端悬空，另一端与信号输入端连接并同时与串联微带线L2的输入端连接，串联微带线L2的输出端与串联电容C1的输入端连接，串联电容C1的输出端连接功分器的两个输出端,再由功分器的两个输出端分别连入上下两路数控移相电路的输入端，见附图一最左端。
[0046] 所述数控移相电路采用了如图3所示的开关型高低通移相网络进行设计，采用pHEMT作为开关管，pHEMT属于FET管。开关电平为0V时开关导通闭合，开关电平为‑5V时，开关截止断开。串联开关决定了插入损耗，并联开关能够提高隔离度。通过对开关电平的控制使信号在高通滤波器和低通滤波器之间切换，利用两个网络函数相频特性的差别实现了相移。在设计移相电路时，由于开关管、电容电感之间的连接都是需要通过传输微带线进行连接的，所以数控移相电路的元件数目较多，并且上下两路的移相电路中的各个元件参数值都是一致的，唯一的不同就是改变开关的状态。具体结构顺序分为上半部分的HPF(高通移相电路)和下半部分的LPF(低通移相电路)，经微带线L3的输出端分为上半部分的HPF和下半部分的LPF，上半部分HPF的结构顺序为微带线L4、串联开关K1、微带线L5、并联开关K2、微带线L6、串联电容C2、微带线L7、并联电感E1、微带线L8、串联电容C3、微带线L9、并联开关K3、微带线L10、串联开关K4，串联微带线L11；下半部分LPF的结构顺序为微带线L12、串联开关K5、串联微带线L13、并联开关K6、串联微带线L14、并联电容C4、串联微带线L15、串联电感E2、串联微带线L16、并联电容C5、串联微带线L17、并联开关K7、串联微带线L18、串联开关K8、串联微带线L19，微带线L11的输出端和微带线L19的输出端均与微带线L20的输入端连接，微带线L20的输出端作为数控移相电路的输出端；
[0047] 串联微带线L3的输入端接功分器的一个输出端；串联微带线L3的输出端接并联微带线L4和并联微带线L12的输入端；
[0048] 并联微带线L4的输出端接串联开关K1的一端，串联开关K1的另一端接串联微带线L5的输入端，并联开关K2的一端接地，另一端接串联微带线L5的输出端、串联微带线L6的输入端；串联微带线L6的输出端接串联电容C2的输入端，串联电容C2的输出端接串联微带线L7的输入端，串联微带线L7的输出端接并联电感E1的一端、串联微带线L8的输入端，并联电感E1的另一端接地，串联微带线L8的输出端接串联电容C3的输入端，串联电容C3的输出端接串联微带线L9的输入端，并联开关K3的一端接串联微带线L9的输出端、串联微带线L10的输入端，并联开关K3的另一端接地，串联微带线L10的输出端接串联开关K4的一端，串联开关K4的另一端接串联微带线L11的输入端，微带线L11的输出端接微带线L20的输入端；
[0049] 微带线L12的输出端接串联开关K5的一端，串联开关K5的另一端接串联微带线L13的输入端，并联开关K6的一端接串联微带线L13的输出端、串联微带线L14的输入端，并联开关K6的另一端接地，串联微带线L14的输出端接并联电容C4的一端、串联微带线L15的输入端，电容C4的另一端接地，串联微带线L15的输出端接串联电感E2的输入端，串联电感E2的输出端接串联微带线L16的输入端，串联微带线L16的输出端接并联电容C5的一端、串联微带线L17的输入端，并联电容C5的另一端接地，并联开关K7的一端接串联微带线L17的输出端、串联微带线L18的输入端，并联开关K7的另一端接地，串联微带线L18的输出端接串联开关K8的一端，串联开关K8的另一端接微带线L19的输入端，微带线L19的输出端接微带线L20的输入端。
[0050] 并且其中的八个开关中，开关K1、开关K4、开关K6、开关K7的开关切换状态是一致的，将它们的开关状态编写为KEY_CLOSE；开关K5、开关K8、开关K2、开关K3的开关切换状态是一致的，将它们的开关状态编写为KEY_OPEN。当KEY_OPEN＝‑5V,KEY_CLOSE＝0V时移相电路为参考态电路，走上方的高通电路，对信号相位有超前的作用；当KEY_OPEN＝0V,KEY_CLOSE＝‑5V时移相电路为移相态电路，走下方低通电路，对信号有个滞后作用。这样当上路信号通过参考态电路，下路信号通过移相态电路，就能产生移相，移相值可以通过移相电路中元件的值来控制。数控移相电路的中的元件数目较多，具体参见附图3。
[0051] 所述特定相位补偿线即为一特征阻抗为50欧姆、电长度为 的微带线L21，这根微带线只存在于下路中，下路数控移相电路的串联微带线L20的输出端与微带线L21的输入端串联连接，串联微带线L21的输出端与驱动级输入匹配电路连接。
[0052] 所述的第一级驱动放大器输入匹配电路采用低Q值L型匹配，即使用集总元件的串联电感以及并联电容交替的低通滤波器结构，但是为了使结构适用于高频场合需要将集总元件转换为微带线，串联电感就相当于串联低阻抗微带线，最终形成了高低阻抗交替的电容‑微带线结构。具体包括顺序连接的串联电容C6、串联微带线L22、并联电容C7、串联微带线L23；上路的串联隔直电容C6的输入端与上路的移相电路的串联微带线L20的输出端连接，下路的串联隔直电容C6的输入端与下路的串联微带线L21输出端连接。串联隔直电容C6的输出端串联连接着微带线L22，微带线L22的另一端并联连接着一端接地的并联匹配电容C7并同时串联连接着微带线L23的输入端。串联微带线L23的另一端与驱动级RC并联稳定电路的输入端连接。
[0053] 所述驱动级RC稳定电路由并联电阻和电容组成，在晶体管输入端增加有耗元器件，提高了放大器的稳定性。
[0054] 所述驱动级栅极偏置电路将晶体管偏置到AB类，由一条一端接电源并接地，另一端接RC稳定电路输入端的并联微带线构成，用来提供栅极偏置电压。
[0055] 所述级间匹配电路同样采用低Q值L型匹配，具体包括顺序连接的串联微带线L25、并联微带线L26、串联隔直电容C8、串联微带线L27；驱动放大器晶体管P1的漏极与串联微带线L25一端连接，串联微带线L25的另一端并联连接着一端接电源到地的并联微带线L26并同时串联连接着串联隔直电容C8的一端。这里需要强调一下，并联微带线L26同时作为驱动放大器的漏极偏置，融入了级间匹配起到了一个复用。串联隔直电容C8的另一端串联连接着串联微带线L27的输入端。串联微带线L27的另一端与RC并联稳定电路的输入端连接。
[0056] 所述输出级RC稳定电路由并联电阻和电容组成，在晶体管输入端增加有耗元器件，提高了放大器的稳定性。
[0057] 所述输出级栅极偏置电路将晶体管偏置到AB类，是一条一端接电源并接地，另一端接RC稳定电路输入端的微带线L28，用来提供栅极偏置电压。
[0058] 可以看出输出级的稳定电路和栅极偏置与驱动级的是类似的，变的是元件的参数值。
[0059] 所述集成晶体管寄生补偿漏极偏置电路在抵消晶体管寄生电容的同时用来给晶体管提供漏极偏置电压，包括一条输入端接电源到地的并联微带线L29。
[0060] 所述高低通移相功率合成电路采用高低通滤波器产生的相位超前或滞后来保证组合器上下两路的等效电长度在工作频点下对称的关系,最终将两路信号高效率的合成输出。由上下两路组成，上路为低通相位滞后π滤波器，下路为高通相位超前T型滤波器。低通相位滞后π型滤波器由并联电容C9的一端与串联电感E3的一端连接，并联电容C9的另一端接地，并联电容C10的一端与串联电感E3的另一端连接，并联电容C10的另一端接地构成。并联电容C9和并联电容C10容值相等。高通相位超前T型滤波器由串联电容C11并联连接着一端接地的并联电感E4并同时串联连接着电容C12的一端构成。串联电容C11和串联电容C12容值相等。在放大器工作频带内，上下两路的等效传输线电长度近似满足 和 的关系。
[0061] 所述后匹配电路是采用的是L型匹配，将50欧姆负载匹配到35欧姆阻抗点上，高低通功率合成电路的输出端接串联电容C13的一端，串联电容C13的另一端接串联微带线L30的输入端，串联微带线L30的输出端接一50欧姆的负载并同时并联连接着终端开路微带线L31的一端。
[0062] 设计所述多模态高效率MMIC功率放大器在16G频点下工作时，通过对移相电路中各开关电平的控制，可以使得上下两路信号产生不同的相位差，不同的相位差对应着不同的工作状态。显然当上下两路移相器都处于参考态时，功率放大器将工作在回退状态，当上路移相器处于参考态、下路移相器处于移相态时，功率放大器将工作在饱和状态。
[0063] 上述一种多模态高效率MMIC功率放大器的设计方法，通过如下步骤实现：
[0064] 步骤一：设计一个三端口阻抗都为50欧姆的功分器，保证dB(S(2,1))和dB(S(3,1))相同并尽量靠近‑3dB,phase(S(2,1))与phase(S(3,1))要相同,同时需要控制各个端口有较低的回波损耗；
[0065] 步骤二：设计具有θ移相功能的数控移相器，选定特定的拓扑结构，拓扑结构见附图2，上下路的移相电路结构参数保持一致，只改变特定开关的状态，然后计算调试拓扑结构中传输线、电容电感的参数值，phase(S(2,1))为参考态移相电路的小信号相位，phase(S(4,3))为移相态移相电路的小信号相位，θ＝phase(S(4,3))‑phase(S(2,1))；
[0066] 步骤三：设计特定电长度的相位补偿线，需要保证加入的微带线不会对输入匹配电路产生影响，只需要它对信号能产生一个滞后 的相移；
[0067] 步骤四：设计RC稳定电路，不断调整电阻和电容的值使得稳定参数在全频带大于1。具体的，可以采用电路仿真软件对添加RC稳定电路前后的放大器稳定性进行分析比较，本实例中选择了12.6957欧姆电阻和2.18548pF电容并联作为稳定电路的最终形式。
[0068] 步骤五：对驱动级晶体管和输出级晶体管分别进行源牵引和负载牵引，以便做后续所需的输入匹配和级间匹配。同时调试输出级集成晶体管在16GHz工作频点下寄生补偿的漏极偏置电路，并选取合适的微带线来进行实现；具体方法为GaAs_pHEMT工艺中的可扩展性晶体管模型和之前设计的稳定电路带入到具体电路仿真软件的负载牵引和源牵引的模板中，首先对驱动级晶体管进行源牵引和负载牵引并得到驱动级晶体管的输入阻抗和输出阻抗；在对末级放大器进行负载牵引时在漏极输出端添加一条合适的并联短路微带线，使输出阻抗、功率回退时的输出阻抗的最优范围尽可能落到史密斯圆图的横轴上。得到输入阻抗、输出阻抗、功率回退时的输出阻抗的最优范围。此时的漏极偏置的微带线既可以连接直流电源为晶体管提供漏极偏置电压，同时又补偿晶体管寄生电容。
[0069] 步骤六：利用步骤五得到的驱动级晶体管的输入输出阻抗和输出级的输入阻抗，做一个输入匹配和级间匹配，输入匹配电路和级间匹配电路采用的是低Q值L型匹配，具体的方法是利用切比雪夫等公知性匹配技术来实现。
[0070] 步骤七：设计高低通移相功率合成电路。
[0071] 步骤7‑1：优选的，用电路仿真软件先在工作频点16GHz下对上下两路的理想 非等长传输线组合器进行选择设计，选择合适的 相位和Z阻抗实现一个性能良好的功率合成器，此功率合成器也可以使异相功率放大器性能最优。
[0072] 步骤7‑2： 电长度的传输线可以用高通滤波电路使相位超前的原理等效。同理，电长度的传输线可以用低通滤波电路使相位滞后的原理等效。两理想传输线特征阻抗均为Z，利用 相位、特征阻抗为Z的微带线的ABCD传输矩阵与低通滤波器的ABCD传输矩阵相对应可以求得相应的电容值和电感值：
[0073] 对于低通滤波器，其归一化ABCD矩阵为：
[0074]
[0075] 对于电长度为 特征阻抗为Z的传输线，其ABCD矩阵可表示为：
[0076]
[0077] 两者等效得方程组：
[0078] 因此，在 和Z已知的情形下可以求得b,x。
[0079] 由电容和电感的导纳和阻抗关系得：
[0080] 同理，对于高通滤波器，其归一化ABCD矩阵为：
[0081]
[0082] 对于电长度为 特征阻抗为Z的传输线，其ABCD矩阵可表示为：
[0083]
[0084] 两者等效得方程组：
[0085] 因此，在 和Z已知的情形下可以求得b,x。
[0086] 由电容和电感的导纳和阻抗关系得：
[0087] 步骤八：将调试好的功分器、数控移相器、输入匹配网络、RC并联稳定电路、栅极偏置电路、晶体管、级间匹配网络、集成晶体管寄生补偿漏极偏置电路、高低通滤波器功率合成网络、后匹配电路组合并调试，使得整体在多模态切换下都能呈现一个最优的性能。
[0088] 图4所示为本发明设计在电路仿真软件中得到的仿真结果图，由仿真结果可知，在16GHz的工作频点下，上路移相电路开关电平状态为参考态电路的开关电平状态，上路为参考态移相电路，切换下路开关电平状态为移相态电路的开关电平状态，使下路移相电路处于移相态，功放处于饱和状态，饱和输出功率大于32dBm,饱和输出漏极效率大于60％；切换下路开关电平状态为参考态移相电路的开关电平状态，使下路的移相电路和上路的移相电路状态一样，都处于参考态，功放处于6dB功率回退状态，此时6dB回退漏极效率大于40％。
[0089] 以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。对这些实施例的多种修改对本领域的专业技术人员来说是显而易见的，本申请中所定义的一般原理可以在不脱离本发明的精神或范围的情况下在其它实施例中实现。因此，本发明将不会被限制于本申请所示的这些实施例，而是要符合与本申请所公开的原理和新颖特点相一致的最宽的范围。
