[0023] 以下结合附图对本发明作进一步说明。
[0024] 如图1所示为同轴硅通孔100的3D俯视图和横截面图。与传统硅通孔结构明显不同，同轴硅通孔100共有两个导体：内部圆柱导体101和外部环形屏蔽层导体102。这两部分分别传输信号和接地，从而实现抵制外部电磁噪声干扰的功能。同轴硅通孔100的内部圆柱导体101和外部环形屏蔽层导体102贯穿基底103，导体的填充金属可为铜、钨、多晶硅或碳纳米管。为防止漏电流，通常在金属和基底之间会形成一层氧化层104作为绝缘层，因此在图1中的内部导体周围以及外部屏蔽层内侧和外侧均需形成氧化层。在使用铜材料作为导体填充硅通孔时，还需要在铜导体和氧化层之间填加一层阻挡层，以防止铜原子扩散。注意到同轴硅通孔100中还有内部硅基底105，理论上内部硅基底105完全接地，从而保证同轴硅通孔100的寄生电容维持在最小值。但在实际应用中，特别在2.5维集成电路的中介层中，同轴硅通孔100的内部硅通孔105不再接地，因此电场从内部导体101出发，终止于外部屏蔽层导体102而不再是硅基底，在这种情况下必须重新考虑内部浮硅基底105对同轴硅通孔100电学性能的影响。
[0025] 图2为同轴硅通孔的等效电路模型，该模型将竖直方向上的导体等效为阻抗单元(即内部导体的电阻RTSV1、外部屏蔽层的电阻RTSV2、内部导体的自电感LTSV1、外部屏蔽层的自电感LTSV2和内部导体与外部屏蔽层之间的互电感MTSV)，将内部导体和外部环形屏蔽层之间的耦合等效为导纳单元(即内部导体与外部屏蔽层之间的耦合电容CSi、耦合电导GSi、内部导体的氧化层电容Cox1、外部屏蔽层内侧的氧化层电容Cox2和内部导体的耗尽层电容Cdep1、外部屏蔽层内侧的耗尽层电容Cdep2)，同时在导纳单元中考虑同轴硅通孔的寄生电容参数。图2中Vin和Vout分别代表电路的输入电压和输出电压。阻抗单元与导纳单元相互连接构成RLCG电路模型，基于该模型即可得到同轴硅通孔的信号传输性能。
[0026] 进一步地，每个部分的阻抗计算如下：
[0027] 内部导体与外部环形屏蔽层的电阻和电感参数为
[0028]
[0029]
[0030]
[0031]
[0032]
[0033] 其中δ为趋肤深度，σ为内部导体和外部屏蔽层中填充金属的电导率，μ为真空中的磁导率，hTSV为同轴硅通孔的高度，r1、r2和r3分别代表内部导体的半径、外部环形屏蔽层的内部半径和外部半径。
[0034] 内部圆柱导体与外部环形屏蔽层导体之间的耦合电容和耦合电导为[0035]
[0036]
[0037] 其中εSi和σSi分别为内部硅基底的介电常数和电导率，t1和t2分别为内部圆柱导体的氧化层厚度和外部环形屏蔽层内侧的氧化层厚度。
[0038] 内部圆柱导体与外部环形屏蔽层导体内侧的氧化层电容分别为
[0039]
[0040]
[0041] 其中εox为氧化层的介电常数。
[0042] 同轴硅通孔寄生电容的计算需要根据电中性条件建立方程，以获得精确的寄生电容参数。图3给出了考虑内部浮硅基底的同轴硅通孔寄生电容的提取流程，首先根据电压关系得到
[0043]
[0044] 其中Vox1为内部导体的氧化层电压降，Vox2为外部屏蔽层内侧的氧化层电压降，为内部导体的表面电势， 为外部屏蔽层内侧的表面电势，它与表面电荷存在关系为[0045]
[0046]
[0047] 其中Qs1为内部导体的表面电荷，Qs2为外部屏蔽层内侧的表面电荷，此时，氧化层电压降可写为
[0048]
[0049]
[0050] 其中Qox为总氧化层电荷，QM1为内部导体金属中的电荷，QM2为外部屏蔽层金属中的电荷。由于内部硅基底为电悬浮，内部圆柱导体与外部环形屏蔽层导体的耗尽层中电荷大小相同，符号相反，因此有
[0051]
[0052] 根据上式即可求得内部圆柱导体与外部环形屏蔽层导体各自的表面电势。此时可通过求解泊松方程得到内部导体的耗尽层电容Cdep1和外部屏蔽层内侧的耗尽层电容Cdep2为[0053]
[0054]
[0055] 将氧化层电容Cox和耗尽层电容Cdep串联，得到同轴硅通孔的寄生电容CTSV。
[0056] 由于内部为浮硅基底时同轴硅通孔的电容随电压变化而变化，因此在图3给出的电路模型中需要对耗尽层电容进一步处理。图4给出了电路仿真软件中的非线性电容模块(为现有成熟技术)，该模块为多端口模块，可定义多个端口的电流-电压关系。 为第i个端口的电压，其中端口2上的电压为硅通孔的寄生电容CTSV(即氧化层电容Cox和耗尽层电容Cdep的串联值)，此处设置为 端口1用来连接电路中的非线性电容，端口3为辅助电压，用来求解 的偏导
[0057]
[0058] 通过设置即可将同轴硅通孔的寄生电容表达为输入电压Vin的函数。
[0059] 若内部基底完全接地，则硅通孔在工作电压范围内均满足阈值条件，即耗尽层厚度为最大值，耗尽层电容为最小值。此时可通过求解泊松方程：
[0060]
[0061] 式中φ为电势，Na为内部基底的掺杂浓度，q为单元电荷。
[0062] 内部导体的氧化层与硅基底界面处有边界条件为：
[0063]
[0064]
[0065] 类似地，在外部环形屏蔽层内侧氧化层与硅基底界面处有边界条件为[0066]
[0067]
[0068] 结合边界条件，可得到内部导体的表面电势为：
[0069]
[0070] 外部屏蔽层内侧的表面电势为
[0071]
[0072] 式中w1为内部导体的耗尽层厚度，w2为外部屏蔽层内侧的耗尽层厚度。如前所述，同轴硅通孔内部基底完全接地时将满足阈值条件：
[0073]
[0074]
[0075] 其中Vt为热电压，ni为硅基底的本征载流子浓度。通过求解上式，即可得到耗尽层厚度的最大值，将该值代入到下式：
[0076]
[0077]
[0078] 即可得到内部导体的耗尽层电容Cdep1和外部环形屏蔽层内侧的耗尽层电容Cdep2，将它们分别与氧化层电容Cox1和Cox2串联，即可得到同轴硅通孔的寄生电容。
[0079] 图5给出了内部浮硅基底时同轴硅通孔的寄生电容，可以看到同轴硅通孔的寄生电容受输入电压的影响。图6给出了本发明给出的建模方法的步骤流程图600。如图6所示，本发明提出了考虑内部为浮硅基底的同轴硅通孔的建模方法，包括如下步骤：
[0080] 步骤601：输入同轴硅通孔的制造工艺信息，包括各部分导体的半径、氧化层厚度、硅通孔高度以及各部分制造材料参数。
[0081] 步骤602：判断同轴硅通孔的内部硅基底是否接地，如已接地，则转向步骤603；如未接地，则为浮硅基底，转向步骤604。
[0082] 步骤603：当同轴硅通孔的内部硅基底已接地，此时可通过解泊松方程求得各部分耗尽层电容，取最小值即可，将其代入等效电路模型，即转向步骤605。
[0083] 步骤604：当同轴硅通孔的内部硅基底未接地，表示此时内部硅基底为浮硅基底，即需根据图3给出的流程图提取同轴硅通孔的寄生电容，并将该寄生电容代入图4给出的非线性电容仿真模块，最终转向步骤605，即代入等效电路模型。
[0084] 步骤605：在计算得到同轴硅通孔的寄生电容参数后，即可根据本发明给出的解析公式得到同轴硅通孔的阻抗参数和导纳参数，从而得到完整的RLCG等效电路模型，即可转入步骤606。
[0085] 步骤606：在已得到的RLCG等效电路模型的基础上，即可进行仿真从而得到同轴硅通孔的时域和频域响应，从而分析其信号传输特性，并可进一步进行优化设计。
[0086] 图7给出了基于本发明给出的等效电路模型得到的同轴硅通孔的瞬态响应电压曲线图，其中同轴硅通孔的内部硅基底即为悬浮状态。此处源电压为基频为2GHz的时钟信号，信号的上升时间和下降时间均为50ps，摆幅从-2V到2V。从图7可知，输出电压的峰值为1V，这主要受50Ω输入电阻的影响。类似地，根据本实施例提出的等效电路模型还可得到同轴硅通孔的频域响应。
[0087] 综上所述，本发明给出2.5维与三维集成电路中同轴硅通孔完整的等效电路模型及其建模方法，通过判断内部硅基底是否接地来决定同轴硅通孔的寄生电容提取方法，从而准确得到同轴硅通孔的RLCG等效电路模型。基于该模型，可快速、准确地获得同轴硅通孔的响应曲线，从而分析其信号传输特性，并在此基础上进一步优化设计。
[0088] 上述实施仅示例性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可对上述实施例进行修饰与改变。因此，本发明的权利保护范围如权利要求书所列。
