首页 > 专利 > 杭州电子科技大学 > 便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺专利详情

便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺   0    0

有效专利 查看PDF
专利申请流程有哪些步骤?
专利申请流程图
申请
申请号:指国家知识产权局受理一件专利申请时给予该专利申请的一个标示号码。唯一性原则。
申请日:提出专利申请之日。
2019-08-09
申请公布
申请公布指发明专利申请经初步审查合格后,自申请日(或优先权日)起18个月期满时的公布或根据申请人的请求提前进行的公布。
申请公布号:专利申请过程中,在尚未取得专利授权之前,国家专利局《专利公报》公开专利时的编号。
申请公布日:申请公开的日期,即在专利公报上予以公开的日期。
2020-06-30
授权
授权指对发明专利申请经实质审查没有发现驳回理由,授予发明专利权;或对实用新型或外观设计专利申请经初步审查没有发现驳回理由,授予实用新型专利权或外观设计专利权。
2021-12-07
预估到期
发明专利权的期限为二十年,实用新型专利权期限为十年,外观设计专利权期限为十五年,均自申请日起计算。专利届满后法律终止保护。
2039-08-09
基本信息
有效性 有效专利 专利类型 发明专利
申请号 CN201910734502.X 申请日 2019-08-09
公开/公告号 CN111244066B 公开/公告日 2021-12-07
授权日 2021-12-07 预估到期日 2039-08-09
申请年 2019年 公开/公告年 2021年
缴费截止日
分类号 H01L23/538H01L21/768B82Y30/00 主分类号 H01L23/538
是否联合申请 独立申请 文献类型号 B
独权数量 1 从权数量 2
权利要求数量 3 非专利引证数量 0
引用专利数量 4 被引证专利数量 0
非专利引证
引用专利 CN108538811A、CN106449574A、CN109449138A、CN106782774A 被引证专利
专利权维持 3 专利申请国编码 CN
专利事件 事务标签 公开、实质审查、授权
申请人信息
申请人 第一申请人
专利权人 杭州电子科技大学 当前专利权人 杭州电子科技大学
发明人 赵文生、胡庆豪、王晶、胡月、王高峰 第一发明人 赵文生
地址 浙江省杭州市下沙高教园区2号大街 邮编 310018
申请人数量 1 发明人数量 5
申请人所在省 浙江省 申请人所在市 浙江省杭州市
代理人信息
代理机构
专利代理机构是经省专利管理局审核,国家知识产权局批准设立,可以接受委托人的委托,在委托权限范围内以委托人的名义办理专利申请或其他专利事务的服务机构。
杭州君度专利代理事务所 代理人
专利代理师是代理他人进行专利申请和办理其他专利事务,取得一定资格的人。
朱亚冠
摘要
本发明公开便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺。包括硅衬底、介质层、半导体性碳纳米管、金属性碳纳米管、金属焊盘;所述的硅衬底开有两个通孔,通孔由半导体性碳纳米管层,以及分别设置在半导体性碳纳米管层两侧的金属性碳纳米管层构成,且半导体性碳纳米管层完全阻隔两金属性碳纳米管层;硅通孔外周设置有介质层;金属性碳纳米管层的上下两端设有金属焊盘。本发明可以减少三维集成电路差分传输结构中的硅通孔数量,显著缩小了差分传输结构的尺寸并且减少了其占用面积,有效提高了芯片面积的利用率;用碳纳米管束作为传输通道填充材料,具有优越的力学性能、电学性能和热学性能。
  • 摘要附图
    便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺
  • 说明书附图:图1a
    便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺
  • 说明书附图:图1b
    便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺
  • 说明书附图:图2a
    便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺
  • 说明书附图:图2b
    便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺
  • 说明书附图:图3a
    便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺
  • 说明书附图:图3b
    便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺
  • 说明书附图:图4a
    便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺
  • 说明书附图:图4b
    便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺
  • 说明书附图:图5a
    便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺
  • 说明书附图:图5b
    便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺
  • 说明书附图:图6a
    便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺
  • 说明书附图:图6b
    便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺
  • 说明书附图:图7a
    便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺
  • 说明书附图:图7b
    便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺
  • 说明书附图:图8
    便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺
  • 说明书附图:图9a
    便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺
  • 说明书附图:图9b
    便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺
  • 说明书附图:图10a
    便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺
  • 说明书附图:图10b
    便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺
  • 说明书附图:图11a
    便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺
  • 说明书附图:图11b
    便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺
  • 说明书附图:图12a
    便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺
  • 说明书附图:图12b
    便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺
  • 说明书附图:图13
    便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺
法律状态
序号 法律状态公告日 法律状态 法律状态信息
1 2021-12-07 授权
2 2020-06-30 实质审查的生效 IPC(主分类): H01L 23/538 专利申请号: 201910734502.X 申请日: 2019.08.09
3 2020-06-05 公开
权利要求
权利要求书是申请文件最核心的部分,是申请人向国家申请保护他的发明创造及划定保护范围的文件。
1.差分硅通孔结构的制备工艺,该差分硅通孔结构包括硅衬底、介质层、半导体性碳纳米管、金属性碳纳米管、金属焊盘;
所述的硅衬底开有间距设置且呈圆柱形的两个通孔,所述通孔由位于中间的半导体性碳纳米管层,以及分别设置在半导体性碳纳米管层两侧的金属性碳纳米管层构成,且半导体性碳纳米管层完全阻隔两金属性碳纳米管层;
硅通孔外周设置介质层;所述介质层的材质为氧化物;
所述金属性碳纳米管层的上下两端各设有金属焊盘;
所述金属焊盘完全覆盖金属性碳纳米管层的端面;
其特征在于该制备工艺包括以下步骤:
步骤一:在一块生长基底硅衬底上通过次常压化学气相沉积技术沉积一层氧化物,并采用电化学沉积法在氧化物上制备圆柱形金属;
步骤二:将沉积的圆柱金属用掩膜版遮盖,露出中间部分;
步骤三:通过化学气相沉积技术,在露出的圆柱金属中间部分生长出半导体性碳纳米管束;
步骤四:移除掩膜版,并通过化学气相沉积技术在已生长的半导体性碳纳米管束两边生长出金属性碳纳米管束;
步骤五:通过蒸汽致密化过程,将生长的半导体性碳纳米管束和金属性碳纳米管束进行致密化;
步骤六:通过反应离子刻蚀技术在硅衬底上刻蚀间距设置的两个圆柱凹槽,两个圆柱凹槽底端封闭;
步骤七:将致密化后的半导体性碳纳米管束和金属性碳纳米管束与步骤六所述的圆柱凹槽底端接合,并分离生长基底;
步骤八:通过次常压化学气相沉积技术,在圆柱凹槽与半导体性碳纳米管束和金属性碳纳米管束的间隙处制备介质层;
步骤九:采用化学机械抛光技术对半导体性碳纳米管束和金属性碳纳米管束的顶端端面进行表面抛光;
步骤十:在半导体性碳纳米管束和金属性碳纳米管束抛光后的顶端端面通过化学气相沉积形成金属焊盘;
步骤十一:将硅衬底底面和顶面翻转,在底面依次通过粗研磨和精研磨将硅衬底减薄至半导体性碳纳米管束和金属性碳纳米管束露出;
步骤十二:在硅衬底底面通过湿法刻蚀去除表层的损伤层,并在硅衬底底面露出的半导体性碳纳米管束和金属性碳纳米管束端面通过化学气相沉积形成金属焊盘。

2.如权利要求1所述的差分硅通孔结构的制备工艺,其特征在于硅通孔的半径为 ,高度为 ,半导体性碳纳米管层的厚度为 ;介质层的材料为二氧化硅,厚度为;两硅通孔的间距为 。

3.如权利要求1或2所述的差分硅通孔结构的制备工艺,其特征在于两个硅通孔相邻两侧的金属性碳纳米管层作为信号通道,分别传输正信号和负信号。
说明书

技术领域

[0001] 本发明属于三维集成技术领域,涉及一种节省芯片面积的基于碳纳米管的差分硅通孔结构及其设计方法。

背景技术

[0002] 三维集成电路是一种新型封装形式的半导体集成电路,具有封装尺寸小、互联效率高、芯片的功率损耗小以及成本低的优点,解决了传统集成电路发展带来的芯片尺寸问题,实现了性能的改进。通过硅通孔技术,多层芯片实现了垂直互联,因此三维集成电路可以在很小的占用空间中集成大量的功能,尤其是大大缩短通过设备的电路径,实现了更快的操作。
[0003] 差分信号在高速电路设计中的应用越来越广泛,电路中最关键的信号往往都要采用差分结构设计。学术研究者们已经成功的对地‑信号‑信号‑地结构差分硅通孔形式建立了等效电路模型,提高了高速信号的传输质量,有效抑制了外界的电磁干扰。但现有的地 ‑信号‑信号‑地结构差分硅通孔需要用两个硅通孔来传输差分信号,存在占用芯片面积大的缺点。
[0004] 碳纳米管作为一种替代铜的候选材料,具有独特的性质,具体表现为:在力学性质上拥有良好的柔韧性;在电学性质上具有良好的导电性,其纵向电导率通常比铜大3‑4 个数量级;在热学性质上具有良好的传热性能,掺杂碳纳米管的材料的热导率将会有很大的改善。
[0005] 此外,碳纳米管的电导率具有各向异性,其纵向电导率通常比横向电导率大7‑8个数量级,即在碳纳米管构成的硅通孔中电流一般不会横向传输。同时,将半导体性碳纳米管应用到差分硅通孔中,可以使横向电导率变的更小,甚至可以忽略,从而提升了差分传输性能。因此,将碳纳米管和差分结构特性同时与硅通孔技术结合,可以将现有差分传输结构的尺寸缩小,提高芯片面积的利用率,必然会给三维集成电路带来重大改进。

发明内容

[0006] 本发明的目的是针对现有技术的不足,提出一种节省芯片面积的基于碳纳米管的差分硅通孔结构。
[0007] 本发明采用的技术方案如下:
[0008] 本发明一种差分硅通孔结构,包括硅衬底、介质层、半导体性碳纳米管、金属性碳纳米管、金属焊盘;所述的硅衬底开有间距设置且呈圆柱形的两个通孔,所述通孔由位于中间的半导体性碳纳米管层,以及分别设置在半导体性碳纳米管层两侧的金属性碳纳米管层构成,且半导体性碳纳米管层完全阻隔两金属性碳纳米管层;上述两个硅通孔组成差分硅通孔;
[0009] 硅通孔外周设置有呈圆环形的介质层;所述介质层的材质为氧化物。
[0010] 所述金属性碳纳米管层的上下两端设有金属焊盘,共有八个金属焊盘。
[0011] 所述八个金属焊盘的结构完全一致,完全覆盖金属性碳纳米管层的端面。
[0012] 本发明的另一个目的是提供上述差分硅通孔结构的制备工艺,包括以下步骤:
[0013] 步骤一:在一块生长基底硅衬底上通过次常压化学气相沉积技术沉积一层氧化物,并采用电化学沉积法在氧化物上制备圆柱形金属;
[0014] 步骤二:将沉积的圆柱金属用掩膜版遮盖,露出中间部分;
[0015] 步骤三:通过化学气相沉积技术,在露出的圆柱金属中间部分生长出半导体性碳纳米管束;
[0016] 步骤四:移除掩膜版,并通过化学气相沉积技术在已生长的半导体性碳纳米管束两边生长出金属性碳纳米管束;
[0017] 步骤五:通过蒸汽致密化过程,将生长的半导体性碳纳米管束和金属性碳纳米管束进行致密化;
[0018] 步骤六:通过反应离子刻蚀技术在硅衬底上刻蚀间距设置的两个圆柱凹槽,两个圆柱凹槽底端封闭;
[0019] 步骤七:将致密化后的半导体性碳纳米管束和金属性碳纳米管束与步骤六所述的圆柱凹槽底端接合,并分离生长基底;
[0020] 步骤八:通过次常压化学气相沉积技术,在圆柱凹槽与半导体性碳纳米管束和金属性碳纳米管束的间隙处制备介质层;
[0021] 步骤九:采用化学机械抛光技术对半导体性碳纳米管束和金属性碳纳米管束的顶端端面进行表面抛光;
[0022] 步骤十:在半导体性碳纳米管束和金属性碳纳米管束抛光后的顶端端面通过化学气相沉积形成金属焊盘;
[0023] 步骤十一:将硅衬底底面和顶面翻转,在底面依次通过粗研磨和精研磨将硅衬底减薄至半导体性碳纳米管束和金属性碳纳米管束露出;
[0024] 步骤十二:在硅衬底底面通过湿法刻蚀去除表层的损伤层,并在硅衬底底面露出的半导体性碳纳米管束和金属性碳纳米管束端面通过化学气相沉积形成金属焊盘。
[0025] 本发明具有的有益效果:
[0026] 1、本发明将金属性碳纳米管作为传输通道,两个硅通孔相邻两侧的金属性碳纳米管束作为信号通道,分别传输正信号和负信号,正信号和负信号的差分结构设计可有效抑制共模噪声和电磁干扰,提高高速信号的传输质量;
[0027] 2、本发明可以减少三维集成电路差分传输结构中的硅通孔数量,显著缩小了差分传输结构的尺寸并且减少了其占用面积,有效提高了芯片面积的利用率;
[0028] 3、本发明用碳纳米管束作为传输通道填充材料,具有优越的力学性能、电学性能和热学性能。

实施方案

[0043] 以下结合附图对本发明作进一步说明。
[0044] 如图1a和b所示,一种差分硅通孔结构,包括硅衬底、介质层、半导体性碳纳米管束、金属性碳纳米管束、八个金属焊盘;
[0045] 硅衬底110中设有间距设置且呈圆柱形的硅通孔;
[0046] 硅通孔由半导体性碳纳米管束111层以及设置在半导体层两侧两个金属性碳纳米管束112层围合成圆柱形,用于传输电流。硅通孔外周设有呈圆筒状的介质层109;介质层109的材质为氧化物,用于隔离直流泄漏。由半导体性碳纳米管束111和金属性碳纳米管束
112的组成的硅通孔以及介质层109的两端均开放设置;两个硅通孔的金属性碳纳米管束
112的一端设有金属焊盘101、102和金属焊盘105、106,另一端设有金属焊盘103、104和金属焊盘107、108;八个金属焊盘的结构完全一致,横截面均呈弓形;硅通孔一端的金属焊盘
101、102及金属焊盘105、106相向且间距设置,另一端的金属焊盘103、104及金属焊盘107、
108相向且间距设置。两个硅通孔相邻两侧的金属性碳纳米管束作为信号通道,即在金属焊盘102和金属焊盘104之间传输正信号,金属焊盘 105和第四金属焊盘107之间传输负信号,或者在金属焊盘105和金属焊盘107之间传输负信号,金属焊盘102和第四金属焊盘104之间传输正信号,从而实现了差分信号传输。
[0047] 一种基于碳纳米管的差分硅通孔结构的制备方法包括以下步骤:
[0048] 步骤一:在一块生长基底硅衬底110上通过次常压化学气相沉积技术沉积一层氧化物109,并采用电化学沉积法在氧化物上制备圆柱形金属113;
[0049] 步骤二:将沉积的圆柱金属113用掩膜版114遮盖,露出中间部分;
[0050] 步骤三:通过化学气相沉积技术,在露出的圆柱金属113中间部分生长出半导体性碳纳米管束111;
[0051] 步骤四:移除掩膜版114,并通过化学气相沉积技术在已生长的半导体性碳纳米管束111两边生长出金属性碳纳米管束112;
[0052] 步骤五:通过蒸汽致密化过程,将生长的半导体性碳纳米管束111和金属性碳纳米管束112进行致密化;
[0053] 步骤六:通过反应离子刻蚀技术在硅衬底110上刻蚀间距设置的两个圆柱凹槽,两个圆柱凹槽底端封闭;
[0054] 步骤七:将致密化后的半导体性碳纳米管束111和金属性碳纳米管束112与步骤六所述的圆柱凹槽底端在200℃下接合,并分离生长基底;
[0055] 步骤八:通过次常压化学气相沉积技术,在圆柱凹槽与半导体性碳纳米管束111和金属性碳纳米管束112的间隙处制备介质层109;
[0056] 步骤九:采用化学机械抛光技术对半导体性碳纳米管束111和金属性碳纳米管束112 的顶端端面进行表面抛光;
[0057] 步骤十:在半导体性碳纳米管束111和金属性碳纳米管束112抛光后的顶端端面通过化学气相沉积形成金属焊盘101、102、105、106;
[0058] 步骤十一:将硅衬底110底面和顶面翻转,在底面依次通过粗研磨和精研磨将硅衬底110减薄至半导体性碳纳米管束111和金属性碳纳米管束112露出;
[0059] 步骤十二:在硅衬底110底面通过湿法刻蚀去除表层的损伤层,并在硅衬底底面露出的半导体性碳纳米管束111和金属性碳纳米管束112端面通过化学气相沉积形成金属焊盘103、104、107、108。
[0060] 在一个具体实施例中,硅通孔的半径为5um,高度为50um,中间半导体性碳纳米管束111的厚度为0.1um;硅通孔外围介质层109的材料为二氧化硅,厚度为1um;两根硅通孔的间距为30um。通过已经验证的电路模型,对该结构进行传输性能分析,同时比较了本发明结构和不引入半导体性碳纳米管的硅通孔结构的差模传输性能,如图13 所示。从图中可以看出,本发明结构的差模传输性能比不引入半导体性碳纳米管结构的差模传输性能在低频范围内更具优势。

附图说明

[0029] 图1a和1b为本发明基于碳纳米管的差分硅通孔结构的侧视图和俯视图;
[0030] 图2a和2b为生长基底及圆柱金属的侧视图和俯视图;
[0031] 图3a和3b为掩膜版遮盖圆柱金属的侧视图和俯视图;
[0032] 图4a和4b为化学气相沉积生长半导体性碳纳米管束的侧视图和俯视图;
[0033] 图5a和5b为移除掩膜版,通过化学气相沉积生长金属性碳纳米管束的侧视图和俯视图;
[0034] 图6a和6b为蒸汽致密化过程后碳纳米管束的侧视图和俯视图;
[0035] 图7a和7b为反应离子刻蚀距离设置的两个圆柱凹槽的侧视图和俯视图;
[0036] 图8为碳纳米管束和两个圆柱凹槽结合的侧视图;
[0037] 图9a和9b为碳纳米管束和两个圆柱凹槽结合后的间隙沉积介质层的侧视图和俯视图;
[0038] 图10a和10b为化学气相沉积形成的金属焊盘的侧视图和俯视图;
[0039] 图11a和11b为粗研磨和精研磨后硅衬底露出参考线和碳纳米管束的侧视图和俯视图;
[0040] 图12a和12b为在研磨后露出的碳纳米管束表面通过化学气相沉积形成金属焊盘的侧视图和俯视图;
[0041] 图13为本发明与未引入半导体碳纳米管结构的硅通孔结构的差模传输性能对比图;
[0042] 所有图中标记如下:100至108‑金属焊盘;109‑介质层;110‑硅衬底;111‑半导体性碳纳米管束;112‑金属性碳纳米管束;113‑圆柱金属;114‑掩膜版。
专利联系人(活跃度排行)
版权所有:盲专网 ©2023 zlpt.xyz  蜀ICP备2023003576号