[0040] 优选的，第一级NAND存储器芯片组为一个单层单元NAND芯片组，第二级NAND存储器芯片组为每单元2bit多层单元NAND芯片组…第K级NAND存储器芯片组为每单元Lbit多层单元NAND芯片组，第N级NAND存储器芯片组为3D堆叠NAND芯片组，其中，K、L为正整数且1＜K＜N，1
[0041] 其中，地址存储单元中存储有若干NAND存储器芯片组中每个NAND存储器芯片组所对应的逻辑地址到物理地址的映射表。
[0042] 在一个可选的实施例中，将地址存储单元设置在若干NAND存储器芯片组中的第一级NAND存储器芯片组中或者说将第一级NAND存储器芯片组作为所述的地址存储单元，如图3所示。因此，第一级NAND存储器芯片组存储有每个NAND存储器芯片组所对应的映射表。
[0043] 其中，存储逻辑控制器用于对第一级NAND存储器芯片组中所存储的逻辑地址到物理地址的映射表进行读操作、更新操作或重建操作，并且将所有NAND芯片的逻辑地址到物理地址的映射表存储在擦写寿命最高的第一级NAND存储器芯片组中，有如下优势：
[0044] 1、提高整个NAND固态硬盘的整体寿命。映射表更新十分频繁，尤其是对于经常写的NAND存储器，因此对级数较高的NAND存储器芯片组来说，在均衡损耗算法下经常需要将存储映射表的所在块拷贝到擦写次数较低的存储块中，而级数较高的NAND存储器芯片组较级数较低的芯片组来说，擦写寿命较低，因而映射表这种频繁的更新过程会进一步降低该级中NAND芯片的寿命。因而本发明将所有NAND芯片的映射表都存储在第一级NAND芯片组中，由于第一级NAND芯片组可擦写寿命最高，整体上提高了整个NAND存储器固态硬盘的寿命。
[0045] 2、提高了对映射表读操作和更新操作的速度。传统的所有NAND芯片中逻辑地址到物理地址的映射表都保存在各自的芯片内，对处在级数较高的NAND芯片来说，其映射表的读取和更新也会较慢。本发明将所有NAND芯片组的映射表都存储在第一级NAND存储器芯片组中，由于第一级NAND存储器芯片组在读写速度上都要快于其他级的NAND存储器芯片组，因而存储逻辑控制器对映射表读取和更新更加迅速，系统性能也得到了提高。
[0046] 3、降低了对映射表读取和更新的功耗。传统中，级数越高的NAND存储器芯片组读取和更新其映射表功耗也就越高。而本发明将所有NAND芯片组的映射表都存储在第一级NAND存储器芯片组中，因而整体上存储逻辑控制器对映射表读取和更新的功耗也得到最大限度降低。
[0047] 4、加快了映射表重建的时间，增强了映射表的数据可靠性。当NAND固态硬盘上电启动或者在掉电后重启时，需要从各个物理块中提取映射表信息以重建映射表。本发明所有NAND芯片组的映射表都保存在第一级NAND存储器芯片组中，对于第一级NAND存储器芯片组来说，其读取速度最快，因而本发明存储逻辑控制器能够快速的重建映射表，提高系统性能。此外，由于第一级NAND存储器芯片组中的NAND芯片在数据可靠性方面都要强于其他级别中的NAND芯片，映射表的数据可靠性也得到进一步加强。
[0048] 本发明中，由逻辑地址到物理地址的映射表重建过程如图4所示；首先混合异构NAND固态硬盘上电之后存储逻辑控制器启动固件程序；之后，存储逻辑控制器从第一级NAND存储器芯片组(地址存储单元)中读取逻辑地址到物理地址的映射表(以下称为地址映射表)信息至混合异构NAND固态硬盘内的缓存器中，完成地址映射表的重建操作。
[0049] 中的存储逻辑控制器启动固件程序；之后，存储逻辑控制器从第一级NAND存储器芯片组(地址存储单元)中读取映射表信息至存储逻辑控制器中集成的缓冲器中，通过该缓冲器进行重建映射表。
[0050] 如图5所示传统的混合异构NAND固态硬盘的结构，图6是本发明实施例中的混合异构NAND固体硬盘的结构示意图，图6是基于图5的基础上进行变化，其主要包括有第一级NAND存储器芯片组、第二级NAND存储器芯片组、第三级NAND存储器芯片组和第四级NAND存储器芯片组(传统的混合异构NAND固态硬盘各级NAND存储器芯片组对应存储有地址映射表1、地址映射表2、地址映射表3和地址映射表4)。
[0051] 其中，第一级NAND存储器芯片组为SLC NAND芯片组(即等同上述的地址存储单元)，第二级NAND存储器芯片组为每单元2bit MLC NAND芯片组，第三级NAND存储器芯片组为每单元3bit MLC NAND芯片组，第四级NAND存储器芯片组为3D堆叠NAND芯片组。
[0052] 如图5所示，随着级数增加，NAND芯片组的耐久擦写寿命不断降低，读取速度也不断降低，读取功耗越来越大，每一级逻辑地址到物理地址的映射表都保存在各自的芯片组内，控制器通过接口(1)、(2)、(3)、(4)来读取映射表信息，对于各自映射表的读取和更新由于级数不同，速度、功耗均有所不同，对整个NAND芯片组的性能产生影响。本发明采用将所有NAND芯片组的映射表(包括映射表1、映射表2、映射表3和映射表4)均保存在第一级SLC NAND芯片中，如图6所示。显然，对SLC NAND芯片组中的映射表进行读操作和更新操作，相比MLC NAND芯片组和3D堆叠NAND芯片组，功耗更低，速度更快，存储块的耐久擦写寿命也更长，整个NAND固态硬盘的性能得到了提高，使用寿命也会增加。
[0053] 实施例二：
[0054] 基于实施例一，传统的闪存芯片的制造工艺与逻辑控制工艺不同，二者无法集成到一块芯片上，如果采用一种基于Gate Last金属栅工艺的二维NAND工艺，利用金属栅工艺实现各NAND单元的金属控制栅，即地址存储单元所在的第一级NAND存储器芯片组中每个存储单元结构均采用Gate Last二维NAND金属栅工艺，而不是传统的多晶硅环绕控制栅，从而可以实现NAND工艺与高介电常数金属栅CMOS工艺的集成，那么存储逻辑控制器与地址存储单元所在的单层单元NAND芯片组可以通过Gate Last二维NAND金属栅工艺集成在一个SoC系统级控制器芯片上，由此，上述实施例一结构可变成如图7所示结构。
[0055] 如图7所示，本发明结构主要包括若干级NAND存储器芯片组，如第一级NAND存储器芯片组、第二级NAND存储器芯片组…第四级NAND存储器芯片组。
[0056] SoC系统级控制器芯片，集成有存储逻辑控制器以及与存储逻辑控制器连接的地址存储单元所在的单层单元NAND芯片组，与第一级NAND存储器芯片组类型相同。
[0057] 单层单元NAND芯片组中存储有若干级NAND存储器芯片组中逻辑地址到物理地址的映射表，存储逻辑控制器用于对映射表进行读操作、更新操作或重建操作。
[0058] 优选的，第一级NAND存储器芯片组为SLC NAND芯片组，第二级NAND存储器芯片组为每单元2bit MLC NAND芯片组，第三级NAND存储器芯片组为每单元3bit MLC NAND芯片组，第四级NAND存储器芯片组为3D堆叠NAND芯片组。
[0059] 在SOC系统级控制芯片内集成了SLC NAND存储器芯片组，存储逻辑控制器通过内部接口(1)可存取NAND存储器的内容，速度更快。本发明将进一步将所有NAND存储器芯片组的地址映射表存储到SOC系统级控制芯片内的单层单元NAND芯片组上，从而进一步加快了对映射表读取和更新的速度。如果SLC NAND芯片组容量足够大，还可以存储此固态硬盘的固件程序和算法，例如闪存转换层(FTL)算法、垃圾回收算法、均衡损耗算法等，进一步加快NAND固态硬盘启动的时间，而无需再去片外的NAND存储块中读取这些数据，提高闪存的性能。
[0060] 综上所述，本发明公开了一种混合异构NAND固体硬盘，由存储逻辑控制器和多个NAND芯片组构成，其基于SLC闪存擦写周期高于MLC闪存和3D闪存的特点，利用SLC闪存来存储异构固态硬盘上所有NAND芯片的映射表并连接至存储逻辑控制器，从而整体上提高混合异构NAND固态硬盘的耐久寿命、提高了对映射表的读取速度、更新速度和重建速度，一定程度上降低了对映射表的读取和更新损耗。
[0061] 本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
[0062] 以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
