[0035] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0036] 需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
[0037] 下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
[0038] 如图2和图3所示，一种高速接口，连接于一微处理器与一网络控制芯片之间，包括：一发射接口、一接收接口和一调试端口，调试端口分别连接发射接口和接收接口，用以配置发射接口和/或接收接口的传输信号延时时间；
[0039] 发射接口包括复数条第一通道，每个第一通道设置一独立的第一延时电路；
[0040] 接收接口包括复数条第二通道，每个第二通道设置一独立的第二延时电路；
[0041] 第一延时电路及第二延时电路，用以补偿微处理器与网络控制芯片的时序差异将传输信号延时时间T1；和/或
[0042] 补偿时序畸变将传输信号延时时间T2。
[0043] 进一步地，网络控制芯可采用交换芯片或者物理层(PHY)芯片，调试端口可采用UART端口(Universal Asynchronous Receiver/Transmitter，通用异步收发传输器)，通过系统UART端口或者其它调试端口配置对应的可编程延时电路，可将确定后的传输信号延时时间T1和/或T2的数值固化在存储模块中，上电后通过flash的程序初始化可编程延时电路以实现对延时时间配置。
[0044] 在本实施例中，采用的发射接口和接收接口可满足微处理器和网络控制芯片的时序要求，通过延时电路补偿微处理器与网络控制芯片的时序差异，以及补偿因走线长度引起的时序畸变，可灵活调整延迟时间。
[0045] 在优选的实施例中，复数条第一通道包括一发射时钟通道，发射时钟通道连接于微处理器的时钟控制逻辑模块与网络控制芯片之间，用以传输时钟信号(GTXCLK)；
[0046] 发射时钟通道对应的第一延时电路为时钟可编程的延时电路。
[0047] 如图4所示通过时钟可编程的延时电路，将时间信号A延时时间T，在时钟信号A的上升沿，数据信号B处于稳定态，数据的建立时间Ts和保持时间Th能满足微处理器的要求，以使数据信号B能被微处理器稳定的接收。
[0048] 在本实施例中，采用时钟控制逻辑模块发射时钟信号，通过第一延时电路依据微处理器与网络控制芯片的时序差异对时钟信号进行补偿，和/或依据补偿因走线长度引起的时序畸变对时钟信号进行补偿，以保证信号的完整性。
[0049] 如图2所示，在优选的实施例中，发射时钟通道对应的第一延时电路两端并联一独立的第一延时开关K1，第一延时开关K1可控制地使发射时钟通道对应的第一延时电路短路。
[0050] 在本实施例中，第一延时开关K1与发射时钟通道对应的第一延时电路并联连接，通过第一延时开关K1可控制第一延时电路的工作或短路，可根据微处理器与网络控制芯片的时序需要控制第一延时电路的工作状态。
[0051] 在优选的实施例中，复数条第一通道包括N条发射数据位通道，N条发射数据位通道连接于微处理器的发送数据缓存模块与网络控制芯片之间，用以传输数据位信号(TXD0-TXD7)；
[0052] 每条发射数据位通道对应的第一延时电路为独立的数据位可编程的延时电路。
[0053] 进一步地，N条发射数据位通道可以是8条。
[0054] 在本实施例中，采用发送数据缓存模块发送数据位信号，每个第一延时电路可根据对应的发射数据位通道与时钟信号的时序关系，单独调整延时时间以满足时序要求。当数据布线产生了时序畸变时，可通过第一延时电路对数据位延时时间进行补偿。
[0055] 如图2所示，在优选的实施例中，每条发射数据位通道对应的第一延时电路两端均并联一独立的第二延时开关K2，每个第二延时开关K2可控制地使相应的发射数据位通道对应的第一延时电路短路。
[0056] 在本实施例中，第二延时开关K2与相应的发射数据位通道对应的第一延时电路并联连接，通过第二延时开关K2可控制该第一延时电路的工作或短路，可根据微处理器与网络控制芯片的时序需要控制第一延时电路的工作状态。
[0057] 在优选的实施例中，复数条第二通道包括一接收时钟通道，接收时钟通道连接于微处理器的时钟控制逻辑模块与网络控制芯片之间，用以传输时钟信号(RXCLK)；
[0058] 接收时钟通道对应的第二延时电路为时钟可编程的延时电路。
[0059] 在本实施例中，采用第二延时电路依据微处理器与网络控制芯片的时序差异对接收到的时钟信号进行补偿，和/或依据补偿因走线长度引起的时序畸变对时钟信号进行补偿，以保证信号的完整性。
[0060] 如图3所示，在优选的实施例中，接收时钟通道对应的第二延时电路两端并联一独立的第三延时开关K3，第三延时开关K3可控制地使接收时钟通道对应的第二延时电路短路。
[0061] 在本实施例中，第三延时开关K3与相应的接收时钟通道对应的第二延时电路并联连接，通过第三延时开关K3可控制该第二延时电路的工作或短路，可根据微处理器与网络控制芯片的时序需要控制第二延时电路的工作状态。
[0062] 在优选的实施例中，复数条第二通道包括N条接收数据位通道，N条接收数据位通道连接于微处理器的接收数据缓存模块与网络控制芯片之间，用以传输数据位信号(RXD0-RXD7)；
[0063] 每条接收数据位通道对应的第二延时电路为独立的数据位可编程的延时电路。
[0064] 进一步地，N条接收数据位通道可以是8条。
[0065] 在本实施例中，采用接收数据缓存模块接收数据位信号，每个第二延时电路可根据对应的接收数据位通道与时钟信号的时序关系，单独调整延时时间以满足时序要求。当数据布线产生了时序畸变，可通过第二延时电路对数据位延时时间进行补偿。
[0066] 如图3所示，在优选的实施例中，每条接收数据位通道对应的第二延时电路两端均并联一独立的第四延时开关K4，每个第四延时开关K4可控制地使相应的接收数据位通道对应的第二延时电路短路。
[0067] 在本实施例中，每个第四延时开关K4与相应的接收时钟通道对应的第二延时电路并联连接，通过第四延时开关K4可控制该第二延时电路的工作或短路，可根据微处理器与网络控制芯片的时序需要控制第二延时电路的工作状态。
[0068] 在优选的实施例中，发射接口还包括一发射使能通道，用以传输发射使能信号(RXDV)，和/或一发射错误通道，用以传输发射错误信号(RXER)；和/或
[0069] 接收接口还包括一接收使能通道，用以传输接收使能信号(TXEN)，和/或一接收错误通道，用以传输接收错误信号(TXER)。
[0070] 于上述技术方案基础上，本发明中的高速接口可适用于GMII/RGMII(Reduced Gigabit Media Independent Interface，精简吉比特介质独立接口)/MII(媒体独立接口)/RMII(Reduced Media Independent Interface，简化媒体独立接口)中的时序补偿。高速接口发送的时钟信号和接收的时钟信号都可以通过可编程延时电路灵活的调整延时时间。高速接口中的发射/接收的每个数据位信号都能依据实际布线情况独立进行时序补偿。
[0071] 本发明中的高速接口可以应用于微处理器或者交换芯片或者PHY芯片内部的通信接口中，或应用于独立的FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)芯片的时序补偿中。高速接口可独立于微处理器与网络控制芯片之间，也可嵌入于微处理器内部或网络控制芯片内部，以供微处理器与网络控制芯片进行数据通信。
[0072] 以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
